English 
Deutsch 
Español 
简体中文 
• Fuente de alimentación estándar JEDEC de 1,2 V ± 0,06 V
• VDDQ = 1,2 V ± 0,06 V
• fCK de 800 MHz para 1600 Mb/seg/pin, fCK de 933 MHz para 1866 Mb/seg/pin, fCK de 1067MHz para 2133Mb/seg/pin, fCK de 1200MHz para 2400Mb/seg/pin, fCK de 1333MHz para 2666Mb/seg/pin
• Latencia CAS programable: 10,11,12,13,14,15,16,17,18,19,20
• Latencia aditiva programable (CAS publicado): 0, CL - 2 o CL - 1 reloj
• Latencia de escritura CAS programable (CWL) = 9,11 (DDR4-1600), 10,12 (DDR4-1866), 11,14 (DDR4-2133), 12,16 (DDR4-2400) y 14,18 (DDR4 - 2666)
• Longitud de ráfaga: 8, 4 con tCCD = 4, lo que no permite una lectura o escritura continua [ya sea sobre la marcha usando A12 o MRS]
• Luz estroboscópica bidireccional de datos diferenciales
• Terminación en matriz usando pin ODT
• Período de actualización promedio 7,8 us a menos de TCASE 85 ℃, 3,9 us a 85 °C < TOPER ≤ 95 °C.
• Restablecimiento asíncrono
• Funcionalidad y operaciones DDR4 admitidas según se define en la hoja de datos del componente
• Módulo de memoria de línea dual de 260 pines (SODIMM)
• Velocidades de transferencia de datos: 2666 Mbps (máx.)
• 4 GB, 8 GB, 16 GB, 32 GB
• VDD=1,20 V (NOM)
• VPP=2,5 V (NOM)
• VDDSPD=2,5 V (NOM)
• Terminación en matriz nominal y dinámica (ODT) para señales de datos, estroboscópicas y de máscara
• Actualización automática de bajo consumo (LPASR)
• Inversión de bus de datos (DBI) para bus de datos
• Generación y calibración de VREFDQ en matriz
• EEPROM de detección de presencia en serie (SPD) I 2C integrada
• 16 bancos internos; 4 grupos de 4 bancos cada uno
• Corte de ráfaga fijo (BC) de 4 y longitud de ráfaga (BL) de 8 a través del conjunto de registro de modo (MRS)
• BC4 o BL8 seleccionable sobre la marcha (OTF)
• Contactos de borde dorado
• Libre de halógeno
• Topología de paso
• Comando de control terminado y bus de direcciones
• Comercial (0°C≤ TOPER ≤ 85°C)
• 0,75ns@CL=19(DDR4-2666)
